This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

NO. 335 P. 2
<u>Assignee:</u>
Nitsusan Jidosha
KK

PAT-NO:

JP02000035831A

Published:

DOCUMENT-IDENTIFIER: JP 2000035831 A

08-14-1990

TITLE: LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE THRESHOLD VOLTAGE TRANSISTOR

	KWIC	
--	-------------	--

Abstract Text - FPAR (2):

SOLUTION: This clock tree circuit uses a transistor having a threshold

voltage variable well structure for a clock element. Here, it has phase

comparator circuits 31 to 33 which perform comparison observation of skew

values among respective elements 21 to 24 and output differential voltage and

charge pump circuits 41 to 43 which make the differential voltage of the

circuits 31 to 33 inputs and supply them as well potential to each well

terminal of the elements 21 to 24, controls the switching speed of a clock tree

circuit by adjusting the threshold voltage of each element 21 to 24 and reduces

clock skew.

Document Identifier - DID (1): JP 2000035831 A

Title of Patent Publication - TTL (1):

LOW SKEW CLOCK TREE CIRCUIT USING VARIABLE
THRESHOLD VOLTAGE TRANSISTOR

(19)日本国特許庁 (JP)

四公公開特許公報(A)

(11)特許出反公開沿号 特開2000~35831 (P2000-35831A)

(43)公開日,平成12年2月2日(2000.2.2)

(51) Int.Cl.7		資別記号
G06F	1/10	

FI. G06F 1/04

テマント*(多考) 5B079

H03L 7/081

H03L 7/08

330A 5 J O 6 O

套查請求 有 確求項の数6 OL (全5 更)

(21)出版番号

(22)出膜日

特層平10-205309

平成10年7月21日(1998.7.21)

(71)出題人 000004237

日本電気株式会社

東京都港区芝五丁目7倍1号

(72) 発明者 水野 遊響

東京都港区芝五丁目7至1号 日本電気株

式会社内

(74)代理人 100070219

井理士 岩林 忠 (外4名)

Fターム(参考) 58079 BB04 B001 0008 DD08

5,060 AA03 CCZI CC59 ID24 DD32 GG14 HHO2 JJ05 KK36 KK37


11.05

可変調値電圧トランジスタを用いた低スキュークロックツリー回路 (54) [発明の名称]

(57) 【要約】

【課題】 クロックツリー回路のクロックスキューを創 **御して、消費電力の少なく、クロックスキューの低いク** ロックツリー回路を提供する。

【解決手段】 本発明の可変問値電圧トランジスタを用 いた低スキュークロックツリー回路は、 クロック索子 に関値で圧可変なウエル構造を持つトランジスタを用い るクロックツリー回路であって、各クロック素子間のス キュー値を比較観測し、差電圧を出力する位相比較回路 と、位相比較回路の差電圧を入力としクロック索子の各 ウエルペ子にウエル電位として供給するチャージボンプ 回路を有し、各クロック素子の間旋電圧を調整すること で、クロックツリー回路のスイッテングスピードを制御 し、クロックスキューを低減することを特徴とする。



特開2000-35831

【特許部求の範囲】

【請求項1】 クロック素子に関値電圧可変なウエル構造を持つトランジスタを用い、クロックツリーによってクロックを分配するクロックツリー回路において、

多クロック衆子間のスキュー値を比較観測する比較観測 手段と、

前記比較観測結果から各クロック素子のウエルモ位を制 倒する制御手段を有し、

前記制御手段によりウエル電位を制御し関値電圧を調整することで、クロックツリー回路のスイッチングスピー 10ドを制御し、クロックスキューを低減することを特徴とする可変関値恒圧トランジスタを用いた低スキュークロックツリー回路。

【語求項2】 前記各クロック案子間のスキュー値を比較観測する比較観測手段が、

クロック案子間の位相を比較し、美電圧を出力する位相 比較回路である韶求項1記載の可変関値電圧トランジス タを用いた低スキュークロックツリー回路。

【諸求項3】 前記各クロック素子間のスキュー値を比較観測する比較観測手段が、

比較対象となるクロック素子の内の任意のクロック素子をベースにして残りの各クロック素子との素子間の位相を比較し、差低圧を出力することを特徴とする語求項1まだは2記載の可変関値電圧トランジスタを用いた低スキュークロックツリー回路。

【請求項4】 前記比較觀測結果から各クロック案子のウエル電位を制御する制御手段が、

前記位相比較回路の差電圧を入力としクロック案子のP型MOSトランジスタのNウエル端子にウエル電位として供給するチャーシボンプ回路である請求項1万至3の30何れかに記域の可変閾値電圧トランジスタを用いた低スキュークロックツリー回路。

【記求項5】 前記比較観測結果から各クロック業子の ウエル電位を制御する制御手段が、

前記位相比較回路の差電圧を入力としクロック素子のN型MOSトランジスタのPウエル塩子にウエル電位として供給するチャージボンプ回路である請求項1、万至3の何れかに記載の可変関値電圧トランジスタを用いた低スキュークロックツリー回路

【記求項6】 前記比較観測結果から各クロック案子の 40 ウエル配位を制御する制御手段が

前記位相比較回路の差電圧を入力としクロック案子のP型MOSトランジスタのNウエル場子にウエル電位として供給するチャージボンプ回路と

前記位相比較回路の差電圧を入力としクロック索子のN型MOSトランジスタのPウエル場子にウエル電位として供給するチャージボンプ回路を有する請求項1万至3の何れかに記録の可変简値電圧トランジスタを用いた低スキュークロックツリー回路

「発明の詳細な説明」

[0001]

【発明の属する技術分野】クロックを分配するクロック ツリー回路に関し、特に可変関値電圧トランジスタを用いたクロックツリー回路の案子間のクロックスキューに 関する。

[0002]

【従来の技術】LSIの高集積化と共に回路規模の増大と、動作速度の高速化が行われている。従来、クロックを分配するクロックツリー回路の各クロック系子のウエル電位は、図7に示すように共通であり、製造条件等に依在してクロックツリー回路のチップ内各クロックデーのスイッチングスピードがばらついた場合、クロックツリー回路のクロックスキューが大きくなる欠点を持っていた。

[00031

【発明が解決しようとする課題】各クロック素子のスイッチングスピードが個別に制御ができず、名クロック素子間のスイッチングスピードが製造条件等に依存してチップ内でばらついた場合、各クロック素子のウエル電位が共通であり、各クロック素子の関値電圧、すなわち、スイッチングスピードを個別に制御することが不可能であるので、クロックスキューが大きくなる欠点を持っている。

【0004】上記の欠点を解決する半率体装置として特 関平9-92723号公報が開示されている。 研示され た半等体装置は、内部クロック間のスキュー観測回路 と、クロック間で相対的に位相の進んだクロックの負荷 を増加させる負荷増減回路を有し、ばらつき観測回路の 観測値のクロック源の値に近いものから順次検出状態を 固定し、負荷増減回路による内部クロックの負荷を固定 する順序維持回路を有するものである。

【0005】しかし、特際平9-92723号公報に開示されている半等体装置は、従来のクロックツリー回路に比較し、付加される回路器が多く、消費電力の点で問題を有する。

【0006】本発明の目的は、 クロックツリー回路の クロックスキューを制御して、消費電力の少なく、クロックスキューの低いクロックツリー回路を提供すること である。

[0007]

【課題を解決するための手段】本発明の可変関値包圧トランジスタを用いた低スキュークロックツリー回路は、クロック素子に関値包圧可変なウエル統造を持つトランジスタを用いるクロックツリー回路であって、各クロック素子間のスキュー値を比較観測する比較観測手段と、比較観測結果から各クロック素子のウエル電位を制御する制御手段を有し、ウエル電位を制御し関値包圧を調整することで、クロックツリー回路のスイッチングスピードを制御し、クロックスキューを低減することを特別とする。また、各クロック素子間のスキュー値を比較

3

観測する比較観測手段は、クロック素子間の位相を比較 し、差電圧を出力する位相比較回路であって長い。 【0008】また、比較観測差異から各クロック素子の ウエル電位を制御する制御手段は、位相比較回路の差電 圧を入力とレクロック素子のP型MOSトランジスタの Nウエル電子にウエル電位として供給するチャージボン プ回路と、位相比較回路の差電圧を入力としクロック素 子のN型MOSトランジスタのPウエルペ子にウエル電 位として供給するチャージボンプ回路であって良い。 【0009】本発明の可変閾値電圧トランジスタを用い 10 た低スキュークロックツリー回路は、閾値電圧可変なウ エル構造を持つトランジスタで構成されたクロックツリ 一回路と、各クロック森子間のクロックスキュー値を比 **戦観測するクロックスキュー比較観測回路と、前記クロ** ックスキュー比較観測回路の測定結果から各クロック茶 子のウエル電位を個別に制御するウエル電位制御回路と て構成された半苺体集積回路で、各クロック素子間のク ロックスキュー値を比較観測し、その測定結果から各ク ロック案子のウエル電位をウエル電位制御回路で個別に **刷御し隠値電圧を調整することで、各クロック素子のス 20** イッチングスピードを制御し、他クロック紫子とのクロ ックスキューを低減させる。

[0010]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

【0011】図1は本発明の原理を示す機能プロック図で、関値電圧可変なウエル福道を持つトランジスタで構成されたクロックツリー回路1と、各クロック案子間のクロックスキュー値を比較し、電圧に変換するクロックスキュー比較観測回路2と、クロックスキュー比較観測回路2と、クロックステュー比較観測回路2の測定結果から各クロック素子のウエル電位を個別に制御するウエル電位制御回路3とで構成される。

【0012】図2は図1の関値電圧可変なウエル構造を持つトランジスタで構成されたクロックツリー回路1の 構成を表す論理回路図である。図2において、クロック 供給元25はクロック業于21、22、23、24にクロックを分配している。クロック茶子21は、図に示す ように、戻に4個のクロック素子にクロックを分配している。ここでは4個のクロック素子にクロックを分配している。ここでは4個のクロック素子にクロックを分配しているが、その数に制限されるものではない。

【0013】図3は図2の各クロック素子のトランジスタレベルの回路図である。本発明のクロックツリーに使われるクロック素子のウエル電位は、P型MOSトランジスタのNウエル端子CTR*Aと、N型MOSトランジスタのPウエル端子CTR*Bとに分離されており、そのウエル電位は個別に制御できるものである。次に、本発明の実施例を図を参照して説明する。図4は本発明の第1の実施例の回路構成を示すブロック図、図5は本発明の第2の実施例の回路構成を示すブロック図、図6は本発明の第3の実施例の回路構成を示すブロック

図である。

[0014] 図4は比較対象となるクロック素子の内のクロック案子24をベースにして残りの各クロック案子21、22、23との素子間の位相を比較し、差で圧を出力する位相比較回路31、32、33と、位相比較回路の差で圧を入力としクロック素子のP型MOSトランジスタのNウエル場子にウエル電位として供給するチャージボンプ回路41、42、43とにより構成されている。

10 【0015】また、図5は比較対象となるクロック素子の内のクロック素子24をベースにして残りの各クロック素子21、22、23との素子間の位相を比較し、差電圧を出力する位相比較回路31、32、33と、位相比較回路の差電圧を入力とレクロック素子のN型MOSトランジスタのPウエル端子にウエル電位として供給するチャージボンプ回路41、42、43とにより構成されている。

【0016】更にまた、図6は比較対象となるクロック素子の内クロック素子24をベースにして残りの各クロック素子21、22、23との案子間の位相を比較し、芝低圧を出力する位相比較回路31、33、35の芝低圧を入力としクロック案子21、22、23のP型MOSトランジスタのNウエル端子にウエル電位として供給するチャージボンプ回路41、43、45と、位相比較回路32、34、36の芝低圧を入力としクロック素子21、22、23のN型MOSトランジスタのPウエル端子にウエル電位として供給するチャージボンプ回路42、44、46により株成されている。

【0017】上記で説明した構成を持つクロックツリー回路1は、図1に戻り、各クロック素子間のクロックスキュー値を位相比較回路に相当するクロックスキュー比較観測回路2で観測し、その測定結果から各クロック紫子のウエル電位をチャージボンプ回路に相当するウエル電位制御回路3で個別に制御し関値電圧の調整を行うことで各クロック素子のスイッチングスピードを制御し、他のクロック茶子とのクロックスキューを低減させる。【0018】

[発明の効果] 本発明によれば、岡値電圧可変なウエル 超音を持つトランジスタで構成したクロックツリー回路 は、各クロック案子間のクロックスキュー値を比較記測し、その測定結果から各クロック案子のウエル電位を個別に制御し間値電圧を調整することで、各クロック案子のスイッチングスピードを制御し、他クロック案子とのクロックスキューを低減させることができる効果がある。

【0019】また、本発明によれば、関値電圧可変なウエル構造を持つトランジスタで構成したクロックツリー回路は、直接クロックスキューを測定し、制御するため、製造条件の変動等にも依存しない、低スキューなク

(4)

特開2000-35831

ロックツリー回路を実現することができる効果がある。 【図面の簡単な説明】

【図1】本発明の一実施例を示す機能ブロック図である。

【図3】図2の各クロック苯子のトランジスタレベルの 回路図である。

【図4】本発明の第1の実施例の回路構成を示すブロッ 10 ク図である。

【図5】本発明の第2の実施例の回路構成を示すブロック図である。

【図6】本発明の第3の実施例の回路構成を示すブロック図である。

【図7】従来の一実施例を示す機能ブロック図である。 【符号の説明】

VT-CMOSを用いたクロックツリー回路

? クロックスキュー比較観測回路

3 ウエルで位制御回路

21、22、23、24 クロック案子

25 クロック供給元クロック繁子

31、32、33、34、35、36 位相比較回路 41、42、43、44、45、46 チャージボン プ回路

[図1] [図2] GIRTA VT-CMOSを用いた クロックプリー回路 クロックスキュー CTR1B 各クロックネ子のウエル 単位を興知に封卸する CTR2A ウエル管位針第回法 CTR2B CTRSA 【図3】 CTRSB GTR+A CTR4A 24 [図4] TITI CTR*B

(5)

特開2000-35831

